루피덕후의 블로그

23.07 공모주 가격제한폭이 바뀐 지금! 소소한 용돈벌이를 위해 다들 공모주에 관심이 많아졌는데요 이를 위해 주린이인 제가 용어 정리를 해보았습니다 *공모가 : 상장 이전, 사람들로부터 공모를 받는 가격 *시초가 : 상장가(기존 : 공모가의 90~200% 형성 가능 23.07 변경 : 공모가 그대로, 단 가격형성 60~400% 가능) *따상 : 시초가가 max찍고(공모가의 200%), 상장날 상한가(30%) 쳤을 때 *따따상(23.07 변경) : 공모가의 400% 찍었을 때

그는 인플레이션 압력이 여전히 높으며 인플레이션을 연준의 목표인 2%로 다시 낮추기 위한 과정은 "갈 길이 멀다"고 진단했다. 블룸버그통신에 따르면 파월 의장은 이후 질의응답에서 "추가 금리 인상의 시기와 정도는 경제의 향방에 달려있다"며 "우리가 특정 횟수의 금리 인상을 정해둔 것은 아니다"라고 설명했다. 그는 과도한 금리 인상과 너무 적은 금리 인상에 따른 위험이 "아직 균형을 찾지 못했다"면서 "우리는 금리를 연속으로 올리는 것을 제외하지 않았다"고 밝혔다. 출처 : https://www.yna.co.kr/view/AKR20230629185000071?input=1195m 파월 "FOMC 대다수, 연내 두번 인상 적절…연속인상 제외 안해" | 연합뉴스 (워싱턴=연합뉴스) 김동현 특파원 = 제롬 파월..

안녕하세요! 오늘부터 3탄에 걸쳐서 '학부생도 쉽게 이해할 수 있는 회로설계 직무'에 대한 포스팅을 하려고 합니다 학부생으로서 반도체 회사로의 취준을 거쳐 2곳의 회사에서 인턴 경험을 하고, 현재 현직에 들어온 지 4개월이 되었네요..! 학부 때 바라본 회로설계와 현업에서 다루고 있는 회로설계는 굉장한 괴리가 있는데요. 이를 위해서 '학부생도 쉽게 이해할 수 있는 회로설계 세부 직무'에 대한 포스팅을 할 계획입니다. 회로설계 직군의 취업/대학원 진학을 꿈꾸는 학부생이라면 회로설계를 크게 3가지 세부직무로 분류해서 알고있을 것 입니다 -아날로그 -디지털 -레이아웃 사실 이 3가지 세부분야 말고도 실제 기업에서 다루는 세부 직무는 어마어마하게 많습니다 (ex 코어팀.. 페리팀.. 검증팀.. 등등) 하지만 학..

*pipelining, Hazard* *structural hazard : 여러 instruction이 동시에 접근할 때 *data hazard : 이전 instruction이 완료되지 않아 다음 instruction 수행하는데 영향을 끼칠 때 *control hazard : instruction이 부정확해서 판단하기 어려운 경우 *pipelining on verilog* 매 pipeline stage output에 register 추가 *blocking / non-blocking assignment* *blocking/ non blocking assignment 코딩 가이드* -sequential logic - non blocking assignment -combinational logic을 alway..

*220921 백지복습 오답 반영 *Sequential logic circuit에서의 flipflop의 역할 : if synchronous, trigger되는 clk신호에 따라 next state를 memory에 저장하는 역할 *Flipflop vs Latch 공통점) 휘발성 메모리, 전원이 인가되는 한 상태변화 신호(enable or clk)가 인가되지않으면 현재 상태 유지 차이점) trigger되는 시점의 차이 *flipflop : rising/falling edge *latch : high level/low level *D latch의 logic gate nand 4개/enable 신호 1개/입력신호 D 1개 nand2개, clk ,inverter 구성/ 서로의 출력이 입력으로 들어가는 nand 2..

1) combinational & sequential logic combinational logic : 현재의 입력만 출력에 영향을 미치는 구조 sequential logic : 현재의 입력 + 과거의 출력(memory)-현재 state이 모두 현재 출력에 영향을 미치는 구조 - synchronous : clock 하나에 의해 동기화 되는 -asynchronous : clock이 없는 or clock과 다른 신호들(ex-n_rst)을 포함해 동기화 되는 2) FSM : state와 input이 output에 영향을 미치는 logic 구조 sequential logic내에서 combination logic circuit을 거치면 next state가 결정이 되는데 이 부분이 memory(flipflop)로..

DRAM vs SRAM 차지하는 면적-집적도) DRAM > SRAM 속도) DRAM < SRAM 활용도)cache, on-chip memory basic 6T Cell SRAM의 동작원리 //SRAM의 read/write 동작 원리는 DRAM과 비슷한 듯 *4T-2R SRAM과 6T SRAM의 비교 면적/전력 소모

한 cell(tr)안에 저장할 수 있는 bit수에 따라 구분 SLC(single level cell)/MLC(multi level cell)/TLC(triple level cell) ​ SLC는 1비트 포함(0,1) MLC는 2비트 포함(00,01,10,11) TLC는 3비트 포함(000~111) ​ SLC,MLC,TLC 비교 -bit capacity per area : T LC>MLC>SLC -read/write speed : SLC>MLC>TLC (비트 수가 적으니까) -reliability and life time : SLC>MLC>TLC (TLC로 갈수록 조금만 바뀌어도 오차발생) ​ + FLASH controller 역할 -특히 TLC의 경우 error 확률이 높으므로 error correcti..