일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | 6 | 7 |
8 | 9 | 10 | 11 | 12 | 13 | 14 |
15 | 16 | 17 | 18 | 19 | 20 | 21 |
22 | 23 | 24 | 25 | 26 | 27 | 28 |
29 | 30 |
- 비휘발성메모리
- 회로설계취준
- 삼성전자DS
- 디지털집적회로
- currentmirror
- Flash메모리
- 소신호해석
- DRAM
- combinational
- voltagedoubler
- 전자회로
- 디램동작원리
- nonblocking
- 아날로그회로설계
- levelshifter
- 삼성전자인턴합격
- 차동구조
- 따따상
- DRAM동작원리
- 삼성전자대학생인턴
- 반도체
- cmosinverter
- 메모리반도체
- 따상
- FiniteStateMachine
- 소신호
- DRAM의동작특성
- 삼성전자인턴
- 회로설계
- shortcircuitctransconductance
- Today
- Total
목록메모리반도체 (3)
루피덕후의 블로그

DRAM vs SRAM 차지하는 면적-집적도) DRAM > SRAM 속도) DRAM < SRAM 활용도)cache, on-chip memory basic 6T Cell SRAM의 동작원리 //SRAM의 read/write 동작 원리는 DRAM과 비슷한 듯 *4T-2R SRAM과 6T SRAM의 비교 면적/전력 소모

NAND FLASH의 구조 (MOSFET + floating gate 구조) floating gate : gate가 control gate, floating gate 2개로, 그 사이에 절연막이 위치해 있어, 2개의 capacitor처럼 바라볼 수 있다. NAND FLASH의 Write/Erase/Read 동작원리 (write) *NMOS 기준 control gate에 충분한 양전압을 가하면 반도체 기판에서의 전자 일부가 floating gate로 들어가게 됨 floating gate에 전자 저장 유무에 따라 Vth가 변화하는데, 이때 floating gate에 전자가 들어가게되면, Vth가 커지고, 이러한 상태를 '0'(programmed)라고 한다. (erase) 반대로 반도체 기판에 충분한 양전압을..

1bit DRAM의 구조 : 1개의 transistor와 1개의 capacitor을 단위 셀로 구성하는 메모리 소자 capacitor의 전하 저장 유무에 따라 데이터 저장 유무가 결정 DRAM의 data 저장 및 기억 원리 WL(wordline) : TR의 on, off 결정 1) wordline(gate)를 on시키면 capacitor가 충전되면서 DRAM에 data를 저장하고 2) wordline(gate)를 off시키면 capacitor가 방전되면서 data를 기억(memory) DRAM의 data 읽기 동작 원리 BL(bitline) : tr의 s/d부분, sense amplifier와 연결되어있어 capaciotr의 미세한 전하량 변화를 전압변화로 인지 1) wordline(gate)를 on시키..