일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | 6 | 7 |
8 | 9 | 10 | 11 | 12 | 13 | 14 |
15 | 16 | 17 | 18 | 19 | 20 | 21 |
22 | 23 | 24 | 25 | 26 | 27 | 28 |
29 | 30 |
Tags
- DRAM의동작특성
- 반도체
- 디램동작원리
- FiniteStateMachine
- currentmirror
- shortcircuitctransconductance
- cmosinverter
- 따따상
- nonblocking
- 따상
- Flash메모리
- levelshifter
- 디지털집적회로
- 삼성전자인턴합격
- 삼성전자DS
- 회로설계
- combinational
- 아날로그회로설계
- 삼성전자대학생인턴
- 메모리반도체
- 비휘발성메모리
- 차동구조
- DRAM
- 전자회로
- 삼성전자인턴
- DRAM동작원리
- voltagedoubler
- 소신호
- 소신호해석
- 회로설계취준
Archives
- Today
- Total
루피덕후의 블로그
SLC,MLC,TLC 비교 (속도,단위 면적당 비트 용량, 수명) 본문
반응형
한 cell(tr)안에 저장할 수 있는 bit수에 따라 구분
SLC(single level cell)/MLC(multi level cell)/TLC(triple level cell)
SLC는 1비트 포함(0,1)
MLC는 2비트 포함(00,01,10,11)
TLC는 3비트 포함(000~111)
SLC,MLC,TLC 비교
-bit capacity per area : T LC>MLC>SLC
-read/write speed : SLC>MLC>TLC
(비트 수가 적으니까)
-reliability and life time : SLC>MLC>TLC
(TLC로 갈수록 조금만 바뀌어도 오차발생)
+ FLASH controller
역할
-특히 TLC의 경우 error 확률이 높으므로 error correction 역할 수행
-rd/wr count management
-replace broken cell
반응형
'반도체' 카테고리의 다른 글
[디지털 회로] FSM/combinational & sequential logic (0) | 2023.04.29 |
---|---|
[메모리 반도체]SRAM의 구조와 동작원리 (0) | 2023.04.29 |
[메모리 반도체]Flash Memory (0) | 2023.04.19 |
[메모리 반도체]DRAM의 wr/rd 동작 원리 (1) | 2023.04.17 |
[메모리 반도체]NAND FLASH의 구조와 동작원리 (0) | 2023.04.17 |
Comments