일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 | 31 |
Tags
- currentmirror
- 메모리반도체
- cmosinverter
- 회로설계
- 디지털집적회로
- combinational
- Flash메모리
- shortcircuitctransconductance
- DRAM
- 소신호해석
- 반도체
- DRAM동작원리
- 아날로그회로설계
- 삼성전자인턴
- FiniteStateMachine
- 따따상
- 삼성전자DS
- nonblocking
- 차동구조
- 따상
- 삼성전자대학생인턴
- 비휘발성메모리
- voltagedoubler
- 회로설계취준
- 전자회로
- 디램동작원리
- levelshifter
- 소신호
- 삼성전자인턴합격
- DRAM의동작특성
Archives
- Today
- Total
루피덕후의 블로그
[메모리 반도체]DRAM의 wr/rd 동작 원리 본문
반응형
DRAM의 write/read mode






*wordline이 high인 상태에서, bit line이 high/low이면 cap의 충/방전이되어 write 동작 수행
*wordline이 high인 상태에서, bit line의 미세한 전압변화가 생기면 그 부분을 sense amplifier가 증폭하여 read 동작 수행
*precharging : 셀 읽기전에 BL을 미리 Vdd/2로 채워넣는 작업
목적 : PVT variation(chip들 사이의 편차)에 의한 영향을 줄이기 위해
noise voltage 때문에 특정 voltage level을 탐지하는 것이 어렵기떄문에, 아주 작은 값의 +/-변화를 감지하는 differential 회로를 이용한다.
미세한 전압 변화를 인식하고 증폭하는 역할을 하는 sense amplifier가 differential amp에 속한다.
*refresh
: DRAM은 휘발성 메모리이므로, data를 일시적으로 기억할 수 있는 refresh 작업이 필요함
DRAM의 모든 read동작에 read 이후 write를 거치는 이유가 여기에 있음(refresh 포함)
반응형
'반도체' 카테고리의 다른 글
SLC,MLC,TLC 비교 (속도,단위 면적당 비트 용량, 수명) (0) | 2023.04.19 |
---|---|
[메모리 반도체]Flash Memory (0) | 2023.04.19 |
[메모리 반도체]NAND FLASH의 구조와 동작원리 (0) | 2023.04.17 |
[메모리 반도체] DRAM의 구조와 동작원리 (0) | 2023.04.16 |
[전자회로] differential 회로/current mirror/active load/CMRR (0) | 2023.04.16 |
Comments